High-NA EUV 光刻全链

为什么是高杠杆

过去几十年，整个数字文明能一路变快变便宜，靠的是一件事：芯片上的晶体管越做越小、越塞越多。而"做得多小"，最终卡在一件事上——你用多细的光去在硅片上"画"电路。光越短（波长越小），能画的线就越细。

• 这是文明的物理底座：AI、手机、数据中心、所有算力，最后都站在"这道光能画多细"之上。画不细，所有上层都被锁住天花板。
• 现在最前沿的工具叫 EUV（极紫外光刻），用的是只有 13.5 纳米的光——比可见光短了几十倍，造它本身就是工程奇迹。下一代叫 High-NA EUV（更大数值孔径，注：就是让镜头"看"得更宽、能画更细），是把这条路再往前推一档。
• 全世界只有一家公司（ASML）能造出能用的 EUV 机器。这种独此一家、又卡在文明命脉上的位置，杠杆极高。

卡在哪

这是个"想明白了、但还没全做出来"的技术缺口——原理通了，难在工程上还有几关没完全过：

• 光源功率不够强：那道 13.5 纳米的光极难造、又极弱。光不够亮，画一片就要等更久，产量上不去、成本下不来。
• 保护膜（pellicle）扛不住：得有一层极薄的膜盖在掩模上挡灰尘，但这层膜既要几乎全透光、又要扛得住强光烤——两头都要、很难两全。
• 光刻胶的"随机缺陷"：画线用的感光材料，在这么细的尺度上会冒出随机的、躲不掉的小瑕疵（注：随机缺陷 = 同样一道工序，每次坏的地方还不一样，没法靠"调一个参数"根治）——这是越往细走越头疼的物理难题。

更值得年轻人投身的，往往是这条链上更靠"入口"的真难题——它们更基础、更缺人，也更不受"哪台机器赢"的商战左右：

• 光刻随机缺陷的物理：把上面那个"随机小瑕疵"从根上搞清楚、压下去——这是物理层面的硬骨头。
• 2D 材料的"接触"问题：晶体管做到原子级薄之后，怎么把电流可靠地接进接出（注：2D 材料 = 薄到只有几个原子层的新型半导体材料）。
• CFET：把晶体管叠起来而不只是缩小，给"越做越密"开一条新路（注：CFET = 互补场效应晶体管，一种把两类晶体管上下堆叠的新结构）。

谁在攻 （已核实 · 2026-06）

• ASML——全球唯一能造出可用 EUV / High-NA 光刻机的公司，整条链的源头。
• 台积电（TSMC）——最大芯片代工厂；正用现有 EUV 多次曝光推进 2nm / A16，对 High-NA 持谨慎态度。
• 英特尔（Intel）——率先采购 High-NA、押注 14A 工艺。
• imec——比利时半导体研究中心，前沿工艺与材料的公共研究枢纽。
• ZEISS——为 EUV 机器造核心光学镜头系统（与 ASML 深度绑定）。

这页结论怎么经得起推敲、被谁审过 → 红蓝自审机制