罗盘 / 先进封装异构集成瓶颈
暗星档案 · 未点亮的星先进封装异构集成瓶颈
本条为初评草案（AI 辅助编目）：T 阶为三问初评（撬动面 × 停滞度 × 临界性），双评过 σ 门并红蓝复核后才升"已建档"。查不到的字段留空不编。点亮者会进入亮星候选流程，其贡献与星阶按 HCF 独立重评，不从暗星自动继承。
先进封装异构集成瓶颈T5 量级 · 新星
摩尔定律走不动了,现在拼的是怎么把不同芯片粘在一起还跑得快
暗星编号DS-0958
轴E · 能量与能力前沿
领域materials-manufacturing
状态初评草案 · 待双评与红蓝复核
这是什么 · 为什么难
随着单芯片工艺微缩逼近物理极限,行业转向把逻辑、内存、I/O等不同工艺节点的裸片(chiplet)通过先进封装拼接成一个系统,铜对铜混合键合(hybrid bonding)已实现亚20微米间距的量产,成为2026年AI芯片性能提升的主要杠杆。但先进封装产能(如台积电CoWoS)持续供不应求,英伟达、AMD等厂商的需求远超产能扩张速度。攻破意味着AI算力增长不再单纯依赖工艺节点微缩,而是靠封装集成持续释放性能,打开继续对抗摩尔定律放缓的新路径。
卡在哪 · 机制级卡点
先进封装产能建设周期长、投资巨大,扩产速度追不上AI芯片需求爆发;玻璃基板等新材料尚处早期,良率和成本未达量产成熟度;跨供应链协同(逻辑芯片、存储、基板、封装分布在不同国家和厂商)使得任何一环延迟都会拖累整体交付,地缘政治风险进一步放大了这种脆弱性。
谁在攻
台积电(CoWoS)、英特尔Foundry、三星
怎么参与
半导体工艺/封装工程方向可关注ECTC等封装技术会议公开论文与产能扩张报告